

LABORATORIO BÁSICO DE TRANSISTORES MOS

José Ramos López

INTRODUCCIÓN

En el trabajo de laboratorio el estudiante aplicará principalmente, los transistores NMOS y PMOS que contiene el circuito integrado CMOS CD4007. Esta selección se justifica por varias razones tanto académicas, como de índole práctica. Muchas buenas universidades utilizan el chip 4007. Este circuito integrado contiene 3 transistores NMOS y 3 transistores PMOS. Este hecho convierte al 4007 en un laboratorio de bajo costo para el estudio y la experimentación con transistores MOS. Por otra parte, su costo es moderado. En la actualidad se puede conseguir por \$ 0.65 (en EE.UU.). Algunas veces se puede comprar a un costo menor en nuestro país. En la figura 1 se muestra al 4007 en la página de una popular tienda de componentes electrónicos. En la figura 2 se muestra la distribución de pines (pinout) del 4007.

The screenshot shows the Jameco Electronics website. The main product is the CD4007UBE Dual Complementary Pair Plus Inverter DIP-14. The price is listed as \$0.65. The page also includes a search bar, navigation menu, and a list of related products.

Category

- Automation & Controls
- Batteries
- Computer Products
- Electronic Kits & Projects
- Electromechanical
- Electronic Design
- Enclosures, Racks & Cabinets
- Fans & Cooling
- ICs & Semiconductors
- Interconnects
- Optoelectronics & LED/Lighting
- Passive Components
- Power Supplies & Wall Adapters
- Security Products
- Test, Tools & Supplies
- Wire & Cable

NEW PRODUCTS

- CLEARANCE - Additional Savings
- POWER RESOURCE CENTER

IC CD4007UBE Dual Complementary Pair Plus Inverter DIP-14

Jameco Part no.: 12597
Manufacturer: Major Brands
Manufacturer p/n: CD4007UBE
HTS code: 8542390000

\$0.65

369 In Stock
More will be available on Oct. 7
Email Quotes@jameco.com for Product Availability

Qty:

Add to cart

+ Add to my favorites

You may also like:

Product	Price (USD)
CD4001BE Major Brands	\$0.59
CD4013BE Texas Instruments	\$0.59
CD4015BE Major Brands	\$0.65
CD4016BE Major Brands	\$0.59

# of units	Price (USD)
1+	\$0.65
10+	\$0.55
100+	\$0.42
500+	\$0.34

Chat with us!

Figura 1. El CD4007 en la página de una popular tienda de componentes electrónicos.




Figura 2. Pinout del circuito integrado de 14 pines CD4007 [2].

En la figura 2 se puede observar que las compuertas de los transistores PMOS y NMOS vienen interconectadas en parejas. Este hecho sugiere que la aplicación original del CD4007 es dar al diseñador la posibilidad de construir tres inversores CMOS. Esta es la única limitación de este circuito, por lo demás es casi seguro que un solo transistor NMOS o PMOS comprado individualmente, cuesta más que el CD4007 completo con sus 6 transistores. Otro detalle que no se entiende completamente la primera vez que uno observa el “pinout” del CD4007 es que, en el caso de los NMOS, el sustrato de semiconductor tipo p ya se encuentra conectado internamente a la fuente de uno de los transistores NMOS. En la figura 2, el pin 7 es al mismo tiempo la fuente de un transistor NMOs, y el terminal del sustrato tipo p de todos los transistores NMOS del circuito integrado. Un análisis similar aplica para los transistores PMOS y el sustrato tipo n. El pin 14 es la fuente de uno de los transistores PMOS, y al mismo tiempo es el sustrato tipo n de todos los transistores PMOS del circuito integrado. Como regla general el sustrato tipo n debe ir conectado a la tensión más positiva del circuito; mientras que el sustrato tipo p debe ir conectado a la tensión más negativa. Esta regla es válida tanto en el laboratorio físico del mundo real, como en el laboratorio realizado en un simulador (LTspice o PSpice). Esto nos debería dar una idea de las bondades (en términos de exactitud), tanto de LTspice, como de PSpice.

En la edición 2024 de este curso, el trabajo de experimentación incluye análisis a mano, simulación y trabajo en el laboratorio de electrónica. De manera que, aunque en este semestre trabajaremos con circuitos integrados CD4007 del mundo real; también seguiremos usando LTSpice. La primera tarea es seleccionar un modelo tanto para el transistor NMOS, como para el PMOS del 4007. En [3], se presentan modelos para ambos transistores diseñados por Dr. Lynn Fuller. De acuerdo al diseñador del modelo [3], estos modelos son suficientemente buenos como para simular el funcionamiento del par complementario CD4007N/CD4007P como inversor.

CARACTERISTICAS ID contra VDS

Tal como discutimos en las sesiones teóricas, si trazamos la corriente de drenaje (I_D), contra la tensión drenaje fuente (V_{DS}), para diferentes valores de tensión compuerta fuente en el circuito mostrado en la figura 6; los resultados se muestran en la figura 7. En las características de corriente de drenaje contra la tensión drenaje fuente podemos identificar con alguna claridad la frontera entre las regiones triodo y saturación (marcas x color negro en la figura 7). También, las características eléctricas del transistor (K_N , V_t y λ), se podrían calcular a partir de los resultados de la figura 7.




Figura 6. Esquemático de LTspice con MOSFET canal n de enriquecimiento para simular característica de corriente de drenaje (I_D), contra tensión drenaje fuente (V_{DS}), usando la tensión compuerta fuente (V_{GS}) como parámetro.




Figura 7. Características I_D contra V_{DS} usando V_{GS} como parámetro para el CD4007.

Una limitante del mundo real es que en la escuela de Ingeniería Eléctrica no contamos con un trazador de curvas. Por otra parte, medir físicamente todos los valores de tensión y corriente requeridos para trazar las características de I_D contra V_{DS} mostrada en la figura 7, es un trabajo bastante tedioso. Por lo anterior, el trazo de las características completas de I_D contra V_{DS} , solamente lo haremos en el simulador. Sin embargo, en la figura 7 podemos identificar una tarea que si puede ser realizada en el laboratorio físico. Podemos identificar que para $V_{DS} = 5\text{ V}$, el transistor se encuentra en saturación si $V_{GS} > V_t$ (marcas color rojo en la figura 7); de manera que podemos trazar la característica de I_D contra V_{GS} para este dispositivo (usando $V_{DS} = 5\text{ V}$), tal como se muestra en las figuras 8-9.




Figura 8. Esquemático de LTspice para circuito para trazar característica I_D contra V_{GS} en saturación.




Figura 9. Característica I_D contra V_{GS} para el transistor CD4007. ($V_{DS} = 5\text{ V}$)

En la figura 9, podemos reconocer la ecuación de la corriente de drenaje en la región de saturación

$$I_D = \frac{1}{2} K_N (V_{GS} - V_t)^2 \quad (1)$$

Los valores de K_N y V_t en (1) se pueden calcular a partir de cualquier par de puntos en la figura 9.

TAREAS

1. Trazar (en LTspice), las características de I_D contra V_{DS} usando V_{GS} como parámetro para el transistor NMOS del CD4007. El esquemático se muestra en la figura 6 y las características I_D contra V_{DS} se muestran en la figura 7.
2. Trazar en LTspice la característica I_D contra V_{GS} para el transistor NMOS del CD4007. El esquemático se muestra en la figura 8. La característica I_D contra V_{GS} se muestra en la figura 9.
3. Trazar en el laboratorio de electrónica la característica I_D contra V_{GS} para el transistor NMOS del CD4007. El esquemático se muestra en la figura 8. La característica I_D contra V_{GS} se muestra en la figura 9.
4. Calcular K_N y V_t usando los datos obtenidos al trazar las características I_D contra V_{GS} de la figura 9 usando LTspice (tarea 2). Repetir el cálculo de K_N y V_t a partir de los resultados de la tarea 3.

MEDICIÓN FÍSICA DE K_N y V_{tn}

Un enfoque alternativo para el cálculo de las características de los transistores MOS es construir circuitos para medir directamente los valores de I_D y V_{GS} en dos puntos de la característica I_D contra V_{GS} . En la figura 9 se indican dos puntos posibles sobre la característica I_D contra V_{GS} . La figura 10 muestra un circuito diseñado en LTspice para medir K_N y V_t . Con el valor de la resistencia de drenaje mostrado ($R_1 = 15\text{ k}$), se obtienen valores de $V_{GS} = 2.54\text{ V}$ e $I_D = 0.83\text{ mA}$. El circuito mostrado en la figura 10 ha sido diseñado usando valor estándar de resistencia y el objetivo de diseño era $V_{GS} = 2.5\text{ V}$.




Figura 10. Circuito para medir K_N y V_t

TAREAS

5. Rediseñar (Seleccionar un nuevo valor estándar para R_1), el circuito de la figura 10 para obtener un valor de $V_{GS} \approx 5\text{ V}$. Esto equivale al punto 2 trazado sobre la figura 9. A partir de los resultados obtenidos con el circuito de la figura 10, calcular V_{tn} y K_N para el transistor NMOS del CD4007. Esta tarea se realiza con LTspice.
6. Repetir la tarea 5 en el laboratorio físico.

CIRCUITOS EN DC

La figura 11 muestra un circuito usado para polarización en DC de un transistor NMOS.




Figura 11. Circuito de polarización DC de transistor NMOS

TAREAS

7. Calcular a mano los valores de V_{GS} , I_D y V_{DS} para el circuito mostrado en la figura 11. Se sugiere usar los valores típicos para $V_{tn} = 1.4 \text{ V}$ y $K_N = 1.1 \text{ mA/V}^2$.
8. Medir V_{GS} , I_D y V_{DS} para el circuito mostrado en la figura 11 usando LTspice.
9. Medir V_{GS} , I_D y V_{DS} para el circuito mostrado en la figura 11 en el laboratorio. Tomar nota de que en el circuito de la figura 11 se puede usar ya sea el NMOS 2 o el NMOS 3 del CD4007 (por favor ver figura 2), debido a que los terminales de fuente (S) y sustrato (B), se encuentran a tensiones diferentes en el circuito de la figura 11..

REFERENCIAS

1. Jameco. https://www.jameco.com/z/CD4007UBE-Major-Brands-IC-CD4007UBE-Dual-Complementary-Pair-Plus-Inverter-DIP-14_12597.html. Consultado 11 septiembre 2024.
2. ON SEMI. MC14007UB Dual Complementary Part Plus Inverter. <https://www.onsemi.com/pdf/datasheet/mc14007ub-d.pdf>. Consultado 11 septiembre 2024.
3. Dr. Lynn Fuller. Modelo CD4007. Rochester Institute of Technology, 2020. https://people.rit.edu/lffeee/RIT_Models_For_LTSPICE.txt. Revisado 11 septiembre 2024.
4. Ramos. Transistores de Efecto de Campo: Parte I. Universidad de El Salvador 2021. <https://drive.google.com/file/d/16H3W6kzX-4kHAAxuLcmVviS8K7deUIFz/view>.
5. Sedra, et al. Circuitos Microelectrónicos, 5ª edición. McGraw-Hill Interamericana 2006.
6. Ramos. Tópicos Esenciales LTSpice Parte II. <https://youtu.be/AnB6tiDoyaE>. Revisado 11 septiembre 2023.